Trenutno razne tvrtke izdaju, bez modifikacija, analoge ove obitelji, kako od Intela tako i od drugih proizvođača, brzina takta i memorija su se udeseterostručili i nastavljaju rasti. Proširen je i broj ugrađenih BIS modula, veliki broj trenutnih modela ima rezidentni ADC velike brzine, kojih može biti do 12, a istovremeno može biti i više pražnjenja. Temelji se na obitelji MCS51 BIS 8051, 80S51, 8751, 87S51, 8031, 80S31 iz Intela, čije su prve verzije izdane 1980-ih.

Mikrokontrolori MCS51 Viconani za tehnologiju Know -Mop N -MOP (SERI 8XXXX, analogno - SERI 1816 u Rosya BILOUROSIA) TA K -MOP tehnologija (SERI 8XXXXX, analogno - SERI 1830). Drugi simbol, iza kojeg slijedi 8, znači: 0 – nema ROM-a na kristalu, 7 – 4K ROM s ultraljubičastim gumicama. Treći znak: 3 – ROM je na kristalu, 5 – ako nema ROM-a, onda je na kristalu ROM maska.

Í so 80S51 - BIS za k-MOS tehnologiju s maskom ROM na čipu, 8031 ​​- BIS n-MOS bez programske memorije (ROM, RPOM) na čipu, 8751 - BIS n-MOS s rezidentom (smješten na čipu) ) RPOM s ultraljubičastim brisanjem. Izdaleka možemo vidjeti BIS 8751, postoje problemi koji zahtijevaju oprez u pogledu svojstava drugih sklopova, postavljanje parametara koji su objavljeni za prvi serijski BIS. Dodatne informacije o svim aktualnim izmjenama, po potrebi, možete pronaći u konzultantima i tehničkoj dokumentaciji tvrtke.

A. Zagalny karakteristike i značaj simbola

Osnovu obitelji MCS51 čini pet modifikacija mikrokontrolera (identičnih po glavnim karakteristikama), čija je glavna razlika u implementaciji memorijskog programa i intenzitetu rada (div. tablica 3.1). Osmobitni mikrokontroler, tj. Koristi naredbe za obradu osmobitnih riječi, koristi harvardsku arhitekturu, taktna frekvencija osnovnih uređaja obitelji je 12 MHz.

Tablica 3.1.

Mikro krugovi	Interna programska memorija, bajt	Vrsta programske memorije	Interna memorija podataka, bajt	Taktna frekvencija, MHz	Strujna potrošnja, mA

MK 8051 i 80C51 sadrže ROM programsku memoriju s maskom koja se može programirati s kapacitetom od 4096 bajtova tijekom pripreme kristala i oslobađaju se od masovno proizvedenih proizvoda. MK 8751 sadrži 4096-bajtni RPOM s ultraljubičastim brisanjem i koristi se ručno u fazi razvoja sustava s naprednim programima, kao i tijekom generiranja u malim serijama ili tijekom stvaranja sustava koji su važni tijekom procesa.

periodično podešavanje.

MK 8031 ​​​​i 80C31 ne ometaju memoriju pohranjenog programa. Oni, kao što je opisano prije izmjene, mogu iskoristiti do 64 KB vanjske programske memorije i učinkovito iskoristiti u sustavima koji zahtijevaju mnogo više od 4 KB na čipu PZP programska memorija.

Obitelj Kozhen MK ima rezidentnu podatkovnu memoriju kapaciteta 128 bajtova zbog mogućnosti proširenja unutarnjeg podatkovnog RAM-a do 64 KB po razmjeni vanjskog IC RAM-a.

središnji osam-bitni procesor;

programska memorija 4 KB (samo 8751 i 87C51);

podatkovna memorija 128 bajtova;

Postoje osam-bitni programirani I/O portovi;

dva 16-bitna mjerača vremena/dozatora s više načina rada;

sustav auto-vektora s pet vektora i dvije programske razine prioriteta;

konačno sučelje, koje uključuje univerzalni dupleks primopredajnik, koji radi u četiri načina;

generator takta.

Sustav naredbi MK sadrži 111 osnovnih naredbi u formatu od 1, 2 ili 3 bajta. Mikrokontroler može:

32 registra pravnog priznanja RON-a, organizirana poput banaka u svim registrima s imenima R0... R7, izbor banke naznačen je programom za instaliranje telefonskih brojeva u registru programa mi PSW;

128 programsko-keramičkih oznaka (bitni procesor, div. udaljenost);

skup registara posebnih funkcija koji sadrži MK elemente. Postoje sljedeći načini rada mikrokontrolera:

1). Zagalne skidannya. 2).Normalno funkcioniranje. 3). Način rada smanjene potrošnje energije i način mirovanja. 4). Način programiranja rezidentnog RPZP je sljedeći.

Ovdje glavnu pozornost posvećujemo prva dva načina robota; izvješće koje opisuje skladište robota MK za sve načine dodano je u Dodatak P1.

RON zona bit procesora nalazi se u adresnom prostoru stambenog OZP s adresama u rasponu od 0 do 80h.

Gornja zona ima adresu rezidentnog RAM-a i proširene registre posebnih funkcija (SFR, Special Function Registrs). Ova su značenja navedena u tablici. 3.2.

Tablica 3.2.

Ugovoreni sastanak	Ime
	Baterija
	Registar B
	Registar će postati program
	Indikator hrpe
	Prikaz podataka. 2 bajta:
	Niski bajt
	Visoki bajt
	Prekid registra prioriteta
	Dopušten je prekid registra
	Registar načina rada timera/dozatora
	Registar mjerača vremena/dozatora
	Timer/prijava 0. Visoki bajt
	Timer/Locker 0. Niski bajt
	Timer/prijava 1. Visoki bajt
	Timer/Locker 1. Niski bajt
	Zadnje upravljanje lukom
	Međuspremnik serijskog porta
	Upravljanje dnevnim boravkom

* - Registar, što priznati by bitov adresiranje

Pogledajmo sada funkcije SFR registara, koje su navedene u tablici 3.2.

Baterija ACC - Registar baterija. Naredbe namijenjene robotima.

iza baterije, koristite mnemotehniku ​​"A", na primjer, MOV A, P2 . Mnemotehnika "ACC" se koristi, na primjer, kada se baterija adresira bitwise. Dakle, simboličnije, naziv petog bita baterije kada će se koristiti asembler A5M51 doći će: ACC. 5. .

Registar U . Vikorystvovaetsya pod sat operacije množenja i pod. Za ostale upute upisnik se može pogledati kao dodatni superoperativni upisnik.

Registar postat ću programa P.S.W. Mjesto informacija o programu i često se automatski instalira na temelju rezultata odabrane operacije, koja se često provodi. Značenje znamenki registra jasno je prikazano u tablicama 3.3 i 3.4.

Tablica 3.3.

Ugovoreni sastanak

Tablica 3.4.

	Ugovoreni sastanak			Dodjela bitaka		Pristup bitovima
				Zastavnik je premješten. Brojne aritmetičke i logičke upute mijenjaju se tijekom vremena.		Hardver i softver
				Zastavnik dodatnog prijenosa. Hardver se instalira/deinstalira pod satom nove instrukcije dodane ili izdane za umetanje prijenosa ili položaja u bitu 3 kada se najmanji bajt stvori u rezultatu (D0-D3).		Hardver i softver
				Zastavnik 0. Zastavnik, koji je označen kao korisnik.		Programski
						Programski
				Vkazivnik banka radnih registara		Programski
			Banka 0 s adresama (00N - 07N) Banka 1 s adresama (08N - 0FN) Banka 2 s adresama (10N - 17N) Banka 3 s adresama (18N - 1FN)
				Prapor preimenovan. Hardver instaliran ili odbačen tijekom sata kada će se aritmetičke upute za umetanje ponovno instalirati		Hardver i softver
				rezerva. Okidač osvete, dostupan za snimanje i čitanje, koji se može vikorizirati
				Malo pariteta. Hardver se odbacuje ili ugrađuje u ciklus kože s uputama za umetanje uparenog ili neuparenog broja pražnjenja baterije koji su prisutni u postavci "1".		Hardver i softver

Pokazchik stog SP - 8-bitni registar, umjesto kojeg se povećava prije upisa podataka na stog kada se izdaju naredbe PUSH i CALL. Prilikom odbacivanja postavlja se indikator hrpe 07H, a područje hrpe u podatkovnom RAM-u počinje na adresi 08H. Ako postoji potreba za ponovnom dodjelom indikatora skupa, područje skupa može se premjestiti na bilo koje mjesto u unutarnjoj podatkovnoj memoriji mikrokontrolera.

Pokazchik počasti DPTR sastoji se od visokog bajta (DPH) i niskog bajta

(DPL). Promijenite 16-bitnu adresu prilikom nadogradnje na vanjsku memoriju. Možete koristiti-

bilo kao 16-bitni registar ili kao dva neovisna osmobitna registra.

Port0 - PortZ. Uz bitove registra posebnih funkcija P0, P1, P2, RZ, postoje i bitovi - “učitavanje” glavnih portova P0, P1, P2, RZ.

Pufer uzastopni luka SBUF su dva dijela registra: međuspremnik za prijenos i međuspremnik za prijem. Kada se podaci zapišu u SBUF, šalju se u međuspremnik za prijenos, a pisanje SBUF bajta automatski pokreće prijenos kroz serijski port. Kada se podaci čitaju iz SBUF-a, podaci se odabiru iz prijemnog međuspremnika.

Registar mjerač vremena. Registrirane oklade (TH0, TL0) i (TH1, TL1) odobrene su 16-

Registri pohrane bitova za mjerač vremena/dozator 0 i mjerač vremena/dozator 1.

Registar upravljanje Registri posebnih funkcija IP, IE, TMOD, TCON, SCON i PCON mogu se koristiti za kontrolu i prekidanje sustava, tajno

posjete/bolnice i serijski priključak. Smrad će se izdaleka detaljno ispitati.

RxD TxD INT0 INT1 T0 T1 WR

P1.2 P1.3 P1.4 P1.5 P1.6 P1.7

RST BQ2 BQ 1 E.A.

P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7

P2.0 P2.1 P2.2 P2.3 P2.4 P2.5 P2.6 P2.7

P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7

Kada funkcionira, MK će osigurati:

minimalni sat isporuke naredbe - 1 µs;

multiplikacija hardvera i podloga s minimalnim satom viconanne - 4 μs.

MK ima mogućnost postavljanja frekvencije unutarnjeg oscilatora na dodatni kvarc, LC-lanternu ili vanjski oscilator.

Prošireni sustav naredbi omogućit će adresiranje bajt-bajt i bit-po-bit, aritmetiku dvije i dvije desetine, indikaciju prekomjernog podudaranja i uparivanja/poništavanja, te mogućnost implementacije logičkog procesora.

Najvažnija i najmoćnija značajka arhitekture obitelji MCS51 je da ALU može manipulirati jednobitnim podacima s dosljednim operacijama na 8-bitnim tipovima podataka. Neki softverski dostupni bitovi mogu se instalirati, ukloniti ili zamijeniti dodatnim, mogu se ponovno instalirati, provjeriti i

sl.3.2. Vanjske konstrukcije

mikrokontroler

vikorystuvatsya na logičnim izračunima. Ovo je također podrška za jednostavne vrste podataka (ako

Prema mnogim trendovima, možda na prvi pogled gledamo malo unatrag, što čini mikrokontrolere obitelji MCS51 posebno pogodnim za aplikacije u kojima se koriste kontroleri. Preostali algoritmi pretpostavljaju prisutnost ulaznih i izlaznih Booleovih varijabli, koje je teško implementirati pomoću standardnih mikroprocesora. Sva ta snaga naziva se Boolean procesor obitelji MCS51. Međutim, takav skup ALU instrukcija za teške uvjete rada mikrokontrolera iz obitelji MCS51 dobro je prikladan i za obradu u stvarnom vremenu i za algoritme s velikim brojem podataka.

Dijagram sklopa mikrokontrolera prikazan je na sl. 3.2. Osnovna verzija paketa ima 40-pinski DIP paket. Pogledajmo značenje simbola.

Više od vysnovki hrane «0 U" і "5 U" , Nakon kojih vina slijedi glavna hrana. Strumovi podaci prikazani su u tablici. 3.1.

Visnovok "RST" - Resetirajte mikrokontroler. Kada se ovo primijeni, počinje aktivna visoka razina način rada spavanje popust i MK učiniti sljedeće:

Postavlja čistač PC naredbi i sve registre posebnih funkcija, uključujući portove za učitavanje P0-P3, indikator stoga SP i SBUF registar, na nulu;

Indikator hrpe poprima vrijednost višu od 07H;

štiti sve prekide, rad mjerača vremena-iscjelitelja i naknadno

odabire BANK 0 RAM, priprema port P0-RZ za primanje podataka i prepoznavanje

dijeli ALE i PME komponente kao ulaze za vanjsku sinkronizaciju;

u registrima posebnih funkcija PCON, IP i IE rezervni bitovi se postavljaju na slučajne vrijednosti, a svi ostali bitovi vraćaju se na nulu;

Registar SBUF ima varijabilne vrijednosti.

postavlja držače za zaključavanje za priključke P0-RZ "1".

Stanje registra mikrokontrolera nakon resetiranja prikazano je u tablici 3.5.

Tablica 3.5.

	Informacija
	Neidentificirano
	0HHH0000V za k-MOS 0XXXXXXXB za n-MOS

RST ikona ima alternativnu funkciju. Ovim se osigurava rezervna pohrana za spremanje trajne memorije umjesto RAM-a mikrokontrolera kada se glavni ukloni.

Visnovki BQ1, BQ2 – Namijenjen za spajanje kvarcnog rezonatora, koji određuje frekvenciju takta MK.

Visnovok EA` (E vanjski A haljina – vanjski adrese) - upute za aktiviranje načina čitanja ključnih kodova iz vanjske programske memorije, kada se primjenjuje aktivna niska razina. Koncept ima alternativnu svrhu (funkciju). Napon se dovodi na novi uređaj za programiranje ROM-a.

Visnovok PME (P rogram M emory E plemenit – Dozvil memorija program) - namjene za ciklus keruvana čitanja iz programske memorije i MK se automatski aktivira u ciklusu skin stroja.

Visnovok PIVO (A haljina L dužina E plemenit – Dozvil mlada adresa) Pomiče prikaz mlađeg dijela adrese na portu P0. Uređaj se vicorizira kada se EPROM programira i šalje mu se proces pulsnog programiranja.

MK može primiti četiri grupe priključaka: P0, P1, P2 i P3. Izgubljeno je 40 pinova mikrokontrolera. Ovi portovi mogu služiti za bit-by-bit unos i izlaz informacija, uz to imaju i svoju specijalizaciju. Funkcionalni dijagram priključka prikazan je na sl. 3.3. Priključak sadrži izlazne sklopke na tranzistorima s efektom polja, veze s izlazom, sklopne funkcije, terminal na D-okidaču i upravljačku logiku. Jedinica ili nula mogu se upisati u internu sabirnicu MK. Ovim se informacijama može pristupiti preklapanjem funkcija na izlaznim tipkama i zaslonima MK. U isto vrijeme, tranzistori N i N1 su zatvoreni, ali N2 je otvoren. Na nultoj stanici N otvara krivulju -

Xia, a N2 se zatvara. U trenutku kada luka izabere alternativnu funkciju, zbog specijalizacije, način učitavanja je onemogućen. Mikrokontroler također može utjecati na način umetanja porta i način izlaza, podešavanjem vanjskim signalom. Iz tog razloga u MK asembleru postoje posebne naredbe koje aktiviraju podredove. Za očitavanje ću biti poslan na pin bežičnog priključka.

ali prethodno snimljeni

Pogled na unutrašnjost

Uprava Zasuvka

Promjena funkcija

Vcc

Vikend

jedan. Kada je linija "read load" aktivirana, izlaz je srednji "I" ispred kojeg je ova linija spojena

niy autobus MK D Q

Snimanje na palici C Q

Čitanje stvari

Pogled na luku

Postoji stanica za utovar koja stane na unutarnju sabirnicu MK-a, kada je aktivirana

"Chitannya vyvedennya" - kamp vanjske vyvedennya u luku.

Luka P0 - Univerzalni dvosmjerni priključak

upoznavanje-gledanje. Iza sim priključka

fiksiran funkcijom organiziranja adrese vanjskih sabirnica i

Mali 3.3. Funkcionalni dijagram porta mikrokontrolera

podataka za proširenje programske memorije i podatkovne memorije

mikrokontroler. Kada se program preuzme u vanjsku memoriju ili se završi naredba za preuzimanje vanjske podatkovne memorije, mlađi dio adrese (A0...A7) instalira se na priključak zaglavlja, što se pokreće visokom razinom ALE izlaz. Zatim, prilikom pisanja podataka u memoriju, informacije koje se pišu iz interne sabirnice MK idu na pin priključak P0. U operacijama čitanja, međutim, informacije iz glavnog priključka idu na internu sabirnicu. Posebna značajka priključka P0 je prisutnost "pull-up" tranzistora N2, koji osigurava opskrbu životom terminala. Prilikom pisanja na pin port jedne jedinice, vrijednosti se jednostavno prenose u stanje visoke impedancije, što je neophodno za normalan rad sabirnice podataka. Ako je potrebno, napajajte izlaze svih vanjskih uređaja, a zatim prebacite vanjske otpornike s Lanczuga na izlazni priključak.

Luka P1 – univerzalni dvosmjerni ulaz/izlaz bez alternativnih funkcija.

Luka P2 – univerzalni dvosmjerni port/ulaz/izlaz, što je alternativna funkcija za pregled visokog dijela adrese (A8…A15) kada se prenosi u vanjsku memoriju.

Luka P3 – univerzalni dvosmjerni ulazno-izlazni priključak, koji također prenosi razne alternativne funkcije. Alternativne funkcije implementiraju se samo u slučaju kada je jedna upisana na pinove glavnog porta; u ostalim slučajevima, unos alternativnih funkcija je blokiran. Identificirajmo ih na temelju kože:

P3.0 – RxD (R ead e x unutarnje D jeo, čitao vanjske podatke) – unos novog serijskog prijemnika.

P3.1 – TxD (T ype e x unutarnje D jeli, prenositi vanjske podatke) – izlaz primljenog serijskog primanja-prijenosa.

P3.2 – INT0` (INT Errupt, interruption) – ulaz vanjskog prekida 0.

P3.3 – INT1` - Vanjski prekidni ulaz 1.

P3.4 – S/T0 - Unos nultog aktiviranog timera/dozatora.

P3.5 – C/T1 - Unos prvog aktiviranog timera/kliničara.

P3.6 – WR` (W rite, write) – prikazuje kontrolu ciklusa pisanja u podatkovnoj memoriji.

P3.7 – RD` (R ead, read) – izvodi se ciklusom čitanja iz memorije podataka.

Igle na priključku P1, P2 i P3 u jednoj jedinici će vidjeti struju od oko 0,2 mA i primiti struju od 3 mA na nuli, igle na priključku P0 su zategnute i zgrada u jednom će vidjeti struju od približno 0,8 mA i uzmite struju od 5 mA na nuli. Kratke informacije o dodjeli komponenti mikrokontrolera dane su u tablici 3.6.

Tablica 3.6.

	Ugovoreni sastanak	Dodijeljen visnovki
		8-bitni dvosmjerni port P1. Ulazne adrese A0-A7 u satu provjere internog ROM-a (RPM)	Prijava prijava
		Signal zagalnog odbacivanja. Uvođenje pričuvnog vijeka OZP-a iz vanjskog tijela (za 1816.)
		8-bitni dvosmjerni P3 port s dodatnim funkcijama	Prijava prijava
		Najnoviji podaci o prijemu - RhD
		Najnoviji podaci o prijenosu - ThD
		Eksterni prekidni ulaz 0-INT0`
		Eksterni prekidni ulaz 1-INT1`
		Ulaz mjerača vremena/dozatora 0: - T0
		Ulaz mjerača/dozatora 1: - T1
		Izlaz stroboskopskog signala u satu kada se podaci zapisuju u vanjsku memoriju: - WR`
		Izlaz stroboskopskog signala u satu očitavanja iz vanjske memorije podataka – RD`
		Priključci za spajanje kvarcnog rezonatora.	izlazni ulaz
		Zagalny visnovok
		8-bitni dvosmjerni port P2. Izlaz adresa A8-A15 u robotskom načinu rada iz vanjske memorije. U načinu provjere internog ROM-a, nadogradnje P2.0 - P2.6 odabrane su kao ulazne adrese A8-A14. Visnovok R2.7 - dozvoljeno čitanje ROM-a.	Prijava prijava
		Dopuštena programska memorija
		Izlazni signal za dozvolu za fiksiranje adrese. U satu programiranja signal RPOM: PROG	Prijava prijava
		Blokiranje robota iz unutarnje memorije. Prilikom programiranja RPZP daje se signal URR	Prijava prijava
		8-bitni dvosmjerni port P0. Adresa/podatkovna sabirnica iz vanjske memorije. Izlaz podataka D7-D0 u načinu provjere internog PPP-a (IPPP).	Prijava prijava
		Vividennya u dzherel napon +5V

PLAN PREDAVANJA

1. Uvod

2. Aritmetičke i logičke upute

3. Naredbe za prijenos podataka

4. Booleove operacije

5. Prijelazne upute

1. Uvod

Sustav zapovijedanja MCS-51 podržava jedan skup instrukcija, značenja do instalacije 8-bitnih algoritama za upravljanje uređajima. Moguće je koristiti fleksibilne metode za adresiranje unutarnjeg RAM-a, izvođenje bitnih operacija na malim strukturama podataka. Aktiviran je sustav za adresiranje jednobitnih promjenjivih podataka kao zasebnog tipa podataka, koji omogućuje odabir rubova bitova u logičkim i jezgrenim naredbama Boolean algebre.

Načini adresiranja : naredbe biranja MCS-51 podržava takve načine adresiranja. Izravno adresiranje: operand je označen 8-bitnom adresom u instrukciji Izravno adresiranje ograničeno je na mlađu polovicu interne podatkovne memorije i registara SFR. Neizravno adresiranje: Instrukcija adresira registar kako bi odgovarala adresi operanda. Ova vrsta adresiranja koristi se za vanjski i interni OCP. Registri se mogu koristiti za umetanje 8-bitnih adresa R0і R1 odabrana banka registra ili pokazatelj hrpa SP. Za 16-bitno adresiranje, registar indikatora podataka se uklanja DPTR.

Upute registra : Registar R0-R7 Trenutna banka registra može se adresirati kroz specifične instrukcije umetanjem 3-bitnog polja koje pokazuje na broj registra u samoj instrukciji. Ova vrsta polja nema adresu u naredbi. Operacije s posebnim posebnim registrima: Upute o radnjama vikorist pojedinačnih registara (na primjer, operacije s baterijom, DPTR, itd.). Kad god je u naredbi navedena adresa operanda. VIN je naznačen kodom operacije.

Bez srednjih konstanti : Konstanta se može smjestiti neposredno pored naredbe nakon operacijskog koda.

Indeksno adresiranje : Indeksno adresiranje može se koristiti samo za pristup programskoj memoriji ili u načinu čitanja. U kojem načinu možete vidjeti tablicu u memoriji programa. 16-bitni registar ( DPTR ili softverski iscjelitelj) pokazuje na osnovnu adresu tražene tablice, a akumulator pokazuje na ulaznu točku prije nje.

Naredbe biranjaPostoje 42 mnemotehničke naredbe za određivanje 33 funkcije sustava. Sintaksa većine naredbi asemblerskog jezika sastoji se od dodjele mnemoničke funkcije, iza koje slijede operandi koji označavaju metode adresiranja i tipove podataka. Različite vrste podataka i načini adresiranja označeni su umetanjem operanda, a ne promjenama mnemoničkih vrijednosti.

Sustav naredbi može se mentalno podijeliti u pet skupina: aritmetičke naredbe; logičke naredbe; naredbe prijenosa; naredbe bitnog procesora; naredbe za rastavljanje i prijenos upravljanja. Dolje su navedeni simboli koji se koriste u sustavu naredbi.

Stol. Značenja simbola koji se koriste u sustavu zapovijedanja

Imenovanje, simbol	Zadatak
	Baterija
	Registar banke registara temeljene na toku
	Broj dodijeljenog registra koji je odredio tim
direktno	8-bitna interna podatkovna adresa izravno se adresira, što može biti sredina unutarnjeg podatkovnog RAM-a (0-127) ili posebnog funkcijskog registra SFR (128-255)
	Neizravno adresiranje 8-bitne sredine unutarnjeg podatkovnog RAM-a
	8-bitni bez sredineŠto je uključeno u operativni kod (OPC)
podaciH	Visoki bitovi (15–8) srednjih 16-bitnih podataka
podaciL	Young beats (7–0) srednji 16-bitni podaci
	11-bitne odredišne ​​adrese
adresarL	Adrese mladih za priznanje
	8-bitni bajt pomaka sa predznakom
	Bit iz izravnog adresiranja, na čijoj se adresi nalazi COP, koji se nalazi u internom podatkovnom RAM-u ili registru posebnih funkcija SFR.
a15, a14...a0	Adrese i dodjele bitova
	Umjesto elementa X
	Umjesto adrese koja je pohranjena u elementu X
	Pražnjenje elementa X
+ – * I ILI XOR /X	Operacije: dodatni vidnímannya množenje ispod logičko množenje (operacija I) logično preklapanje (operacija ABO) Dodano nakon modula 2 (koji uključuje ABO) Inverzija elementa X

Dodjele mnemoničkih funkcija jedinstveno su povezane s određenim kombinacijama metoda adresiranja i tipova podataka. Sustav naredbi može imati 111 takvih unosa.

2. Aritmetičke i logičke upute

jak str primjer aritmetičke upute, Dodana operacija može biti jedna od sljedećih naredbi.

DODATIA,7 F 16 - Dodajte broj 7 u registar A umjesto toga F 16 pohraniti rezultat s registrom A;

DODATIA,@ R0 – dodati u registar A broj, adresu čiju (@ – komercijalni na ) sprema se u registar R 0 (neizravno adresiranje), i pohraniti rezultat u registar A;

DODAJTE A,R7– dodati u umjesto registra A umjesto registra R 7 i rezultat spremiti u registar A;

DODAJ A, #127- Dodaj u registar A broj, adresa štednje 127 ( # – simbol broja), te rezultat spremite u registar T- Re A.

Sve aritmetičke instrukcije dovršavaju se u jednom strojnom ciklusu, po instrukciji INC DPTR(Indikator pomaka podataka DPTR do sljedećeg bajta), za koji su potrebna dva strojna ciklusa, kao i operacija množenja koja traje 4 strojna ciklusa. Svaki bajt u internoj podatkovnoj memoriji može se povećati ili smanjiti bez potrebe za baterijom.

upute MUL AB Dolazi do množenja podataka u bateriji na podatke koji se nalaze u registru B, smještanjem podataka u registar A (mlađa polovica) i B (starija polovica).

upute DIV AB podijeliti (division - sub-section) umjesto akumulatora na vrijednosti registra B, ostavljajući višak u B, a posebno u akumulatoru.

upute DA A namijenjen računskim operacijama dva-deset (aritmetičke operacije nad brojevima danim u kodu dva-deset). Nemojte se bojati promijeniti broj dva u dviykovo-desyatkovo, Također će osigurati točan rezultat pri zbrajanju dviju brojeva od dvije desetine.

kundak logična naredba: Logička operacija može se koristiti kao jedna od sljedećih naredbi:

ANLA,7 F 16 - Logično je da se umjesto registra A množi s brojem 7 F 16 a rezultat se sprema u registar A;

ANLA,@ R1 - Logično je da se umjesto registra A množi s brojem čije su adrese pohranjene u registru R 1 (neizravno adresiranje), a rezultat spremiti u registar A;

ANL A,R6- Logično je množenje umjesto registra A s umjesto registra R 6, spremite rezultat u registar A;

ANL A,#53 – logičko množenje umjesto registra A brojem, adresom trgovine koja je 53 16 i rezultat se sprema u registar A.

Sve logičke operacije na baterijskom prostoru traju jedan strojni ciklus, ostale – dva. Logičke operacije mogu se izvoditi na bilo kojem od nižih 128 bajtova unutarnje podatkovne memorije ili na bilo kojem registru SFR (registri posebne funkcije) u načinu izravnog adresiranja bez zamjene baterije.

Cikličke operacije pohranjivanja RL A, RLC A tada se pomiču umjesto baterije jedan bit udesno ili ulijevo. U slučaju lijeve cikličke veze, mlađi bit se pomiče na stariju poziciju. U slučajevima desnog cikličkog sinusa dolazi do obrata.

Operacija ZAMJENA A Razmjena struje između mladih i starih je u bateriji.

3. Naredbe za prijenos podataka

Tim MOV odredište, src omogućuje prijenos podataka između sredine unutarnje memorije i područja registra posebnih funkcija SFR bez vikoristan baterije. U ovom slučaju, robot s gornjom polovicom unutarnjeg OZP-a može raditi samo u načinu neizravnog adresiranja, a može se proširiti na registre SFR– više nije dostupno u načinu izravnog adresiranja.

Za sve mikro krugove MCS-51 Stog se nalazi odmah do rezidentne podatkovne memorije i raste u visinu. upute GURNUTI U početku su vrijednosti u registru indikatora hrpe veće SP, a zatim zapisuje bajtove podataka na stog. Tim GURNUTIі POP samo u načinu izravnog adresiranja (pisanje ili ažuriranje bajtova), ali je stog uvijek dostupan u neizravnom adresiranju kroz registar SP. Na taj način stog može koristiti gornjih 128 bajtova podatkovne memorije. Ove oznake uključuju mogućnost korištenja string naredbi za adresiranje registara SFR.

Upute za prijenos podataka uključuju 16-bitni prijenos MOV DPTR,#podaci16, koji se koristi za inicijalizaciju registra indikatora podataka DPTR Za sat vremena pogledat ću tablicu u memoriji programa ili pristupiti vanjskoj memoriji podataka.

Operacija XCH A,bajt Postavljen je za razmjenu podataka između baterije i bajta koji se adresira. Tim XCHD A, @Ri je sličan prednjem, ali u razmjeni operanda sudjeluju samo oni za mlađe.

Za pristup vanjskoj podatkovnoj memoriji koristi se neizravno adresiranje. Svaka jednobajtna adresa ima vikorist registar R0 ili drugo R1 banka registra toka, a za 16-bitni – registar prikaza podataka DPTR. Na bilo koji način pristupa vanjskoj memoriji podataka, baterija igra ulogu primatelja informacija.

Za pristup tablicama koje se nalaze u programskoj memoriji koristite sljedeće naredbe:

MOVC A,@A+ DPTR ;

MOVC A,@A+ PC .

Kako se osnovna adresa tablice vikory dodjeljuje registru indikatora podataka DPTR ili drugo PC(iscjelitelj programa), a pomak je preuzet iz A. Ove se naredbe koriste samo za čitanje podataka iz programske memorije, ali ne i za upisivanje u nju.

4. Booleove operacije

Mikrosklopovi MCS-51 instalirajte “Boolean” procesor u svoje skladište. Unutarnji RAM ima 128 izravno adresabilnih bitova. Opseg registara posebnih funkcija SFR može podržati do 128 bitnih polja. Biološke upute uključuju pametne prijelaze, prosljeđivanje, odbacivanje, inverzije, "I" i "ABO" operacije. Svi ovi bitovi dostupni su u načinu izravnog adresiranja.

Malo preneseno CF kod registra posebnih funkcija “riječ će postati program P.S.W.» se opisuje kao jednobitni akumulator Booleovog procesora.

5. Prijelazne upute

Adrese prijelaznih operacija asembler označava zasebno i referentnim vrijednostima u prostoru programske memorije. Adrese mentalnih prijelaza sastavljaju se na referentnom pomaku - bajtu znaka, koji se prosljeđuje softverskom procesoru. PC U vrijeme Vikonannya, umovi tranzicije. Granice između takvih prijelaza leže između minus 128 i 127, neposredno prije prvog bajta koji slijedi nakon instrukcije. U registru posebnih funkcija “riječ će postati program” P.S.W.» dan je u znaku nule, upute za to JZі JNZ Provjerite um "točno nula" kao testiranje podataka u bateriji.

Postoje tri vrste naredbi za ludi prijelaz: SJMP, LJMPі AJMP- Razlikuju se po formatu adrese i namjeni. upute SJMP kodira adresu kao očito zaboravljenu i zauzima dva bajta. Udaljenost prijelaza ograničena je rasponom od minus 128 do 127 bajtova po instrukciji SJMP.

U uputama LJMP Vikorist identificira odredišnu adresu kao 16-bitnu konstantu. Ukupna naredba ima tri bajta. Adrese dodjele mogu se dodijeliti bilo kojoj memorijskoj lokaciji programa.

Tim AJMP Vikoristova 11-bitna adresna konstanta. Naredba se sastoji od dva bajta. Kada se ova uputa ukloni, mlađa 11-bitna adresa iscjelitelja zamjenjuje se 11-bitnom adresom naredbe. Pet starijih dijelova softverskog iscjelitelja PC postat će nepromjenjiva. Stoga se prijelaz može dogoditi u sredini bloka od 2 Kbajta u koji je umetnuta instrukcija koja slijedi nakon naredbe AJMP.

Postoje dvije vrste naredbi potprograma: LCALLі POZIV. upute LCALL Vikorist 16-bitna adresa potprograma koji se poziva. U svakom slučaju, potprogram se može ukloniti s bilo koje programske memorije. upute POZIV Vikoristova 11-bitna adresa potprograma. U ovom slučaju, potprogram koji se poziva mora biti upakiran u jedan blok od 2K bajta s uputama koje slijede POZIV. Opcije naredbe za napad stavljaju se na hrpu na adresu napadačke naredbe i začaraju softverski iscjelitelj PC novo značenje.

Potprogram završava instrukcijom RET, koji vam omogućuje povratak na upute za praćenje naredbe POZIV. Ova uputa izbacuje adresu vraćenu sa stoga i umeće je u čistač programa. PC . upute RETI Vikoristovatsya se okrenuti iz potprograma za prekid obrade. Jedinstvo RETI pogled RET vjeruje da RETI Obavještava sustav da je obrada završena. Yakshcho u vrijeme viconnyja RETI Nema drugih prekida, onda je identično RET.

upute DJNZ namijenjen za keruvannya cikluse. Za ciklus Vikonanny N Jednom trebate dodati bajtove i vrijednosti liječniku N zatim naredbom zatvorite tijelo petlje DJNZ, što označava početak ciklusa.

Tim CJNE izjednačava svoja dva operanda kao nepredpisane ciljeve i zatim skače na adresu navedenu u njemu, budući da poravnati operandi nisu jednaki. Ako je prvi operand manji od drugog, bit se prenosi CF je instaliran na "1".

Sve naredbe u sastavljenom obliku zauzimaju 1, 2 ili 3 bajta.

UDK 681.5, 681.325.5 (075.8)

BBK 32.973.202-018.2 i 73

Ščerbina O. N.Računalni strojevi, sustavi i mjere. Mikrokontroleri i mikroprocesori u sustavima upravljanja: cheb. Pos_bnik/O.M. Shcherbina, P.A. Nechaev-SPb.: Institut za politehniku. sveuč., 2012.-226 str.

Prikazuje zamjenu nacionalnog standarda osposobljavanja i specijalnosti u području upravljanja tehničkim sustavima, elektroenergetikom i elektrotehnikom i zamjenu obrazovnog inicijalnog programa discipline „Računalstvo“ bez strojeva, sustava ili mjera.”

Temeljna prehrana logičke organizacije mikroprocesorskih sustava ispituje se pomoću osnovne arhitekture Intelove obitelji MCS-51 mikrokontrolera. Opisana je tehnologija programiranja mikrokontrolera korištenjem Assembler i CI jezika.

Može biti od koristi studentima i razvijateljima naprednih tehničkih znanja, stručnjacima za automatizaciju procesa i proizvodnju, kao i inženjerima dizajna mikroprocesorskih sustava.

Također zamjenjuje nacionalni standard disciplina "Mikrokontroleri i mikroprocesori u sustavima upravljanja" i "Elektronički uređaji za automatizaciju" za prvostupnike, inženjere i magisterije izravno 1404 00 "Elektroenergetika i elektrotehnika".

Dogovorite se o uredničkim i uredničkim odlukama radi

Državno politehničko sveučilište St. Petersburg.

© Shcherbina A. N., Nechaev P. A., 2012

© Država St. Petersburg

Veleučilište, 2012. (monografija).

ISBN 978-5-7422-3553-8

Ulaz.. 7

Odjeljak 1. Arhitektura obitelji MCS51. 10

1.1 Karakteristike plina 10

1.2 Blok dijagram 11

1.3 Namjena komponenti mikrokontrolera 8051 15

1.4 Organizacija pamćenja 17

1.4.1 Programska memorija (PPM) 18

1.4.2 Memorija podataka (DMS) 19

1.4.3 Registri posebnih funkcija. 20

1.4.4 Registar naloga (PSW) 23

1.5 Instalacija i sinkronizacija 26

1.6 Organizacija ulazno-izlaznih otvora 27

1.6.1 Izvještaji iza kulisa. 27

1.6.2 Alternativne funkcije. 27

1.7. Tajmeri / mikrokontroleri obitelji 8051. 28

1.7.1. Struktura mjerača vremena tretmana. 28

1.7.2 Načini rada mjerača vremena tretmana. trideset

1.8. Serijski port 32

1.8.1. Struktura serijskog porta. 32

1.8.2. Registar servisiranja/status cijena SCON.. 34

1.8.3. PCON.. registar 36

1.9. Sustav 37

1.9.1. Promijenite strukturu sustava. 37

1.9.2 Vikonannya potprogrami perervaniya. 40

Poglavlje 2. Značajke mikrokontrolera 80C51GB.

2.1 Funkcionalne značajke 42

2.2 I/O portovi P0-P5 43

2.2.1 Funkcioniranje I/O portova. 43

2.2.2 Snimanje u luci.

2.3 Značajke 8XC51GB sustava prekida.

Dopušteno/ograda za prekid. 50

Upravljanje prioritetima prekida. 51

Vanjski prekidi. 54

2.3. Vuzol ADC 56

2.4. Hardverski nadzornik 61

2.5. Otkriven kvar generatora takta 63

2.6. Matrica programiranih doktora RSA 64

2.6.1. PCA struktura..64

2.6.2. Registar liječnika RSA (CMOD) 66

2.6.3. Registar medicinskog vođenja PCA (CON) 67

2.6.4. Moduli za poravnanje/fiksiranje. 68

2.7. Proširenje serijskog porta 76

2.8. Tajmeri/dispenzeri 79

Postavljanje mikrokontrolera grupe 8XC51GB.

Odjeljak 3. Programiranje MK 8051GB.

3.1. Model softvera 89

3.2 Vrste podataka 93

3.3 Metode adresiranja podataka 93

3.4 Sustav naredbi 95

3.4.1. Zagalna karakteristika. 95

3.4.2 Vrste naredbi. 96

3.4.3 Vrste operanda. 97

3.4.4 Naredbe za nadjačavanje podataka mikrokontrolera. 98

3.4.5 Upute za aritmetičke operacije 8051. 101

3.4.6 Naredbe logičkih operacija mikrokontrolera 8051. 104

3.4.7 Naredbe za operacije na bitovima mikrokontrolera 8051. 106

3.5 Postavljanje programa 111

Odjeljak 4. Jezično programiranje ASM-51. 112

4.2 Program za snimanje teksta 113

4.3. Jezična abeceda. 114

4.4 Identifikatori. 115

4.5 Brojevi 117

4.6 Direktiva 118

4.7 Implementacija potprograma ASM51 122

4.7.1 Struktura potprogramske procedure mog ASM51. 122

4.7.2 Prijenos promjenjivih parametara u potprogram. 123

4.7.3 Implementacija funkcije potprograma mog ASM51. 123

4.7.4 Implementacija rutina obrade pomoću mog ASM51. 124

4.8 Strukturno programirani asembler. 125

4.9 Značajke emitiranja bogato modularnih programa. 126

4.10 Odabir segmenata 128

4.10.1 Podjela MK memorije na segmente. 128

4.10.2. Apsolutni memorijski segmenti. 129

4.10.2 Premješteni memorijski segmenti. 131

Poglavlje 5. Programiranje jezika S-51. 134

5.1 Zagalnaya karakteristike filma 134

5.3 Struktura programa S-51 136

5.3. Elementi filmsko programiranje S-51 138

5.3.1. Simboli.. 138

5.3.2. Leksičke jedinice, razdjelnice i brisanja. 141

5.3.3 Identifikator 142

5.3.4 Ključne riječi. 143

5.3.5 Konstanta.. 143

5.4. Virazi u filmskim operaterima 146

programiranje C-51 146

5.5. Prioriteti vojnih operacija 148

5.6. Programiranje filmova operatera C-51 149

5.6.1. Operateri su zaprepašteni. 150

5.6.2 Operateri, što potpisati. 150

5.6.3 Operator dodjele. 151

5.6.4 Mentalni operater. 151

5.6.5 Strukturni operator (). 152

5.6.6 Operator za petlju. 152

5.6.7 Operator za petlju s izravnim preokretom while petlje. 153

5.6.8 Operator za petlju od okretanja uma nakon tijela do petlje do while. 154

5.6.9. Prekid operatera. 155

5.6.10 Operator nastavka. 155

5.6.11 Operator odabira prekidača. 155

5.6.12 Goto operator. 157

5.6.13 Operater Virazu. 158

5.6.14 Operator rotacije iz povratka potprograma. 158

5.6.15 Prazan operator. 158

5.7. Zapanjen mojim promjenama u programiranju C-51. 159

5.7.1. Zapanjen promjenom. 159

5.7.3 Svrhe tipova podataka. 161

5.7.4 Brojevi s lebdećom grupom. 162

5.7.5 Opaki tipovi koji igraju na sigurno. 162

5.7.6. Ošamućeni masivi u programu C-51. 164

5.7.7. Strukture.. 165

5.7.8. Ob'ednannya (sumishi) 166

5.8. Vikoristannya prikazuje u moví C-51 167

5.8.1. Zapanjeni prikazivači. 167

5.8.2. Netipizirani indikatori. 168

5.8.3. Memorija ustajalih prikaza. 169

5.9. Zapanjujuće nove vrste promjena 169

5.10. Inicijalizacija podataka 170

5.11. Vikoristannya potprogram u moví programiranje S-51. 170

5.11.1. Važan potprogram.. 171

5.11.2. Parametri firmvera 173

5.11.3. Naprijed podprogramiranje 174

5.11.4 Potprogram Viklik.. 176

5.11.5 Potprogram rekurzivnog poziva. 176

5.11.6 Prekinuti potprograme. 177

5.11.7 Područja promjena i potprogrami. 178

5.12. Bogati programi modula 179

Poglavlje 6. Priprema programa za integriranu jezgru Keil μVision2. 182

6.1 Izrada mog projekta ASM-51 182

6.2 Aplikacija koju je izradio moj projekt C za početni kontroler u integriranoj jezgri Keil μVision2 188

Poglavlje 7. Opis glavnog kontrolora. 199

7.1. Struktura kontrolera 199

7.2. Adresni prostor 200

7.2.1. Podijelio sjećanje. 200

7.2.2 Vanjska memorija. 201

7.2.3. Interna memorija podataka. 202

7.3. Popis priključaka za umetanje i uklanjanje 202

7.4. Sekvencijalni priključak………………………………...203

7.5. Robot z RKI 205

7.6. Upravljačke ploče………………………………………………………………213

DODATAK P2 STRUKTURA IZVJEŠTAJA O LABORATORIJSKOM ROBOTU……..217

Dodatak P3 Kodi strojne naredbe. 217

Literatura... 224

Unesi

U savladanim specijalnostima vezanim uz automatizaciju tehnoloških procesa i proizvodnje, razvoj mikrokontrolera jedan je od važnih odjeljaka.

Svijet doživljava kontinuirani razvoj i pojavu novih i novih 16- i 32-bitnih mikrokontrolera i mikroprocesora, no najveći dio tržišta lakih mikroprocesora još uvijek se gubi za 8-bitne uređaje. Prema svim predviđanjima analitičkih tvrtki, vodeća pozicija 8-bitnih mikrokontrolera na tržištu rasvjete ostat će iu bliskoj budućnosti.

Trenutno, među svim 8-bitnim mikrokontrolerima, obitelj MCS-51 je neosporni lider u broju sorti i broju tvrtki koje proizvode njegove modifikacije. Ime je dobio po prvom predstavniku svoje obitelji - mikrokontroleru 8051. Osim skupa perifernih uređaja, mogućnost odabira eksterne ili unutarnje programske memorije te prihvatljivu cijenu za Nije nas bilo briga za uspjeh ovog mikrokontrolera u Trgovina.

Prednosti obitelji MCS-51:

· arhitektura, koja je de facto standard;

· Izuzetna širina obitelji i raznolikost mogućnosti;

· Dostupnost visoko produktivnih i naprednih verzija procesora;

· Broj široko dostupnih softverskih i hardverskih opcija je značajan;

· Jednostavnost programiranja hardvera, uključujući interno programiranje krugova;

· Jeftinoća i dostupnost osnovnih čipova;

· Dostupnost posebnih verzija kontrolera za posebne umove

· Dostupnost verzija regulatora sa smanjenom razinom elektromagnetskih prijelaza;

· Velika popularnost među starijom generacijom djece, kako u svijetu tako iu zemljama LIC-a;

· Podržavanje arhitekture s vodećim načelima svjetla.

I, znate, glavna prednost: svladavši osnovni čip obitelji, lako je početi raditi s takvim računalnim čudovištima kao što su mikrokontroleri Cygnala, Dallas Semiconductora, Analog Devices, Texas Instruments.

Zaliha obitelji MCS-51 uključuje cijeli niz mikrokrugova od najjednostavnijih mikrokontrolera do nekoliko sklopivih. Danas postoji preko 200 modifikacija mikrokontrolera obitelji 8051, koje proizvodi oko 20 tvrtki. Uskoro se pojavljuju nove varijante predstavnika ove obitelji.

Glavni pravci razvoja su:

· Kod povećane brzine (povećana frekvencija takta i redizajnirana arhitektura);

· Smanjeni napon i potrošnja energije;

· Povećana upotreba RAM i FLASH memorije na čipu uz mogućnost internog programiranja sklopova;

· Upoznavanje sa skladištem periferije mikrokontrolera za preklopne uređaje kao što su pogonski sustavi, CAN i USB sučelja itd.

Mikrokontroleri obitelji MCS-51 omogućuju vam konfiguriranje upravljanja različitim uređajima, kao i implementaciju različitih komponenti analognih krugova. Svi mikro krugovi ove obitelji rade s istim komandnim sustavom. Većina ih se ugrađuje u nova kućišta s bazom koja se izbjegava (numeracija baze za kućište). To vam omogućuje korištenje mikro krugova različitih tvrtki - proizvođača bez prerade dijagrama sklopa uređaja i programa.

Glavni proizvođači vrsta 51. obitelji u svijetu su Philips, Siemens, Intel, Atmel, Dallas, Temic, Oki, AMD, MHS, Gold Star, Winbond, Silicon Systems i drugi.

Karakteristike analoga mikrokontrolera obitelji MCS-51 (Intel 8XC51FA, 8XC51GB, 80C152) s proširenim mogućnostima prikazane su u tablici. U 1.

Tablica B.1

	radna memorija	ROM	RSA	ADC	WDT	T/C	slajd Kanali	Značajke
Atmel: AT89C2051
	-	-	-	-		UART	Flash 2 KB
AT89C4051		-	-	-	-		UART	Flash 4 KB
AT89S4D12		128K	-	-	-		UART, SPI	Flash 4 KB
DALLAS Semiconductor: DS5000FP
	-	-	-	+		UART	Bootstrap učitavač
DS5001FP		-	-	-	+		UART	Bootstrap učitavač
DS8xC520		16K	-	-	+		2xUART	2 DPTR
SIEMENS: C505C
	16K	-	+	+		UART, CAN	8 DPTR
C515C		64K	-	+	+		UART+ SSC+CAN	4 PWM, 8 DPTR
Philips: *89C51RA+
	-	+	-	+		UART	2 DPTR, 4 lvl. rev., clock out, Flash 8K
P51XAG1x		8K	-	-	+		2 UART
Intel: 8xC51RA
	8K	-	+	+		UART	4 razine IRQ, clock out
8XC196KC	64K	16K	-	+	-		UART	3 PWM
80C196KB	64K	8K	-	+	-		UART	PWM

Odjeljak 1. Arhitektura obitelji MCS51

8-bitni mikrokontroleri s jednim čipom iz obitelji MCS-51 stekli su veliku popularnost među programerima mikroprocesorskih sustava upravljanja ovisno o dizajnu arhitekture. Arhitektura mikrokontrolera skup je internih i eksternih hardverskih resursa i sustava naredbi kojima je dostupan softver. Arhitektura obitelji MCS-51 značajno je vođena ciljevima stvaranja kompaktnih i jeftinih digitalnih uređaja. Mikrokontroleri koji kombiniraju sve funkcije microEOM-a u jedan mikrokrug nazivaju se EOM-ovi s jednim čipom (SOC).

Intel je objavio gotovo 50 modela koji se temelje na operativnoj jezgri mikrokontrolera Intel 8051. U isto vrijeme, mnoge druge tvrtke, poput Atmela, Philipsa, počele su proizvoditi vlastite mikrokontrolere, podijeljene u standard MCS-51.

karakteristike podzemlja

Glavne karakteristike obitelji:

· 8-bitni središnji procesor (CPU), orijentiran na upravljanje računalnim uređajima;

· CPU je opremljen 8-bitnim hardverskim sklopom za množenje;

· Činjenica da skup instrukcija ima veliki broj operacija za rad s izravno adresiranim bitovima omogućuje govoriti o procesoru za rad s bitnim podacima (Booleov procesor);

· Interna (rotirana na kristalu) programska memorija maskiranog ili reprogramiranog tipa, koja može biti za različite kristale volumena od 4 do 32 KB, u nekim verzijama svaki dan;

· Najmanje 128 bajtova rezidentnog podatkovnog RAM-a, koji se koristi za organizaciju, banke registara, stog i pohranu podataka;

· Najmanje 32 dvosmjerne linije sučelja (porta), koje se mogu pojedinačno konfigurirati za unos ili izlaz informacija;

· dva 16-bitna multi-mode iscjelitelja/mjera vremena koji se koriste za održavanje vanjskih procesa, organiziranje vremenskih satova i sat komunikacijskog porta;

· Dvosmjerni dupleksni asinkroni prijamnik (UART), koji se koristi za organiziranje komunikacijskih kanala između mikrokontrolera i vanjskih uređaja sa širokim rasponom brzina prijenosa informacija. Ê značajke za integraciju hardvera i softvera mikrokontrolera u pridruženi sustav;

· domaći prioritetni sustav navodnjavanja, koji podržava najmanje 5 vektora navodnjavanja iz 4 unutarnja i 2 vanjska vodena mlaza;

· Interni generator takta.

Blok dijagram

Blok dijagram regulatora prikazan je na slici 1.1 i sastoji se od sljedećih glavnih funkcionalnih jedinica: upravljačka jedinica, aritmetičko-logička jedinica, blok mjerača vremena/dozatora, serijsko sučelje i blok prekida, programski kontroler, memorija podataka i programske memorije. Dvosmjerna komunikacija odvija se putem interne 8-bitne sabirnice podataka. Gotovo svi predstavnici obitelji MCS-51 stvoreni su prema ovoj shemi. Razni mikro krugovi ove obitelji podijeljeni su u registre posebne namjene (registri i broj priključaka).

Blok vremena i kontrole- namjene za vibriranje sinkronizirajućih i upravljačkih signala za osiguranje koordinacije integriranog rada jedinica OEOM u svim dopuštenim načinima rada. Upravljačka jedinica skladišta uključuje:

buduće formiranje satnih intervala;

ulazno-izlazna logika;

registar naredbi;

registar upravljanja opskrbom električnom energijom;

dekoder naredbi, EOM upravljačka logika.

Mali 1.1. Blok dijagram kontrolera I8051.

Uređaj za formiranje satnih intervala Namijenjen za formiranje i formiranje internih faznih signala takta, takta i ciklusa. Broj strojnih ciklusa znači složenost niza naredbi. Gotovo sve OEOM naredbe se izvršavaju u jednom ili dva strojna ciklusa, osim naredbi množenja, čija se trivijalnost odvija u nekoliko strojnih ciklusa. Značajno je frekvencija generatora, koja se postavlja preko F r. Frekvencija strojnog ciklusa je 12/F ili postavite 12 perioda na signal generatora koji postavlja. Ulazno-izlazna logika dizajnirana je za primanje vrsta signala koji osiguravaju razmjenu informacija s vanjskih uređaja preko ulazno-izlaznih priključaka P0-P3.

Registar naredbi Svrha snimanja je spremanje 8-bitnog operativnog koda naredbe koja se dodaje. Operacijski kod se uz pomoć dekodera naredbi i EOM upravljačke logike pretvara u mikroprogram naredbe.

Registar kontrole članstva (PCON) Omogućuje vam da promijenite robota mikrokontrolera kako biste promijenili količinu potrošene električne energije i promijenili razinu ulaza iz mikrokontrolera. Još veću promjenu količine električne energije i promjenu transkoda moguće je postići isključivanjem generatora mikrokontrolera koji ga postavlja. To se može postići uz pomoć reverziranja registra bitova u vezi s PCON-om. Za verziju proizvedenu korištenjem n-MOS tehnologije (serija 1816 ili inozemni mikrosklopovi, čiji nazivi imaju slovo "c" u sredini), registar registra PCON sadrži samo jedan bit, koji osigurava nesmetan prijenos serijskog porta SMOD, te će biti priključen na električnu energiju svaki dan.

Aritmetičko-logička jedinica (ALU) je paralelni osmobitni uređaj koji pruža širok raspon aritmetičkih i logičkih operacija. ALU se sastoji od:

baterijski registri, registri za uštedu vremena TMP1 i TMP2;

PZP konstante;

sumatora;

dodatni registar (registar B);

baterija (ACC);

registar će postati program (PSW).

Registar registar uštede baterije i vremena- osmobitni registri, dizajnirani za hvatanje i spremanje operanda za sat izvršavanja operacija na njima. Ovi registri nisu programski dostupni.

Konstantan ROM osigurat će generiranje ispravljenog koda tijekom podnošenja podataka ispod desetine, koda maske tijekom bitnih operacija i konstantnog koda.

Paralelni osmobitni sumator je shema kombinacijskog tipa s naknadnim prijenosom, dizajnirana za izračun aritmetičkih operacija zbrajanja, zbrajanja i logičkih operacija zbrajanja, množenja, višeznačnosti i identiteta.

Registar B- osmobitni registar, koji se mijenja tijekom operacije množenja. Za ostale upute, može se smatrati dodatnim operativnim registrom.

Baterija- osmeroznamenkasti registar za primanje i spremanje rezultata dobivenog tijekom izvođenja aritmetičko-logičkih operacija ili operacija.

Blok serijskog sučelja (SIP) svrhe organiziranja unosa - prikazivanje naknadnih tokova informacija i organiziranje sustava prekidanja programa. Skladišni blok uključuje:

PIP međuspremnik;

logika keruvannya;

kontrolni registar;

prijenosni međuspremnik;

glavni međuspremnik;

serijski port akceptor;

prekinuti registar prioriteta;

dopušten je prekid registra;

Logika obrade zastavnika je prekinuta i shema vektorske vibracije.

Brojač naredbi (Brojač programa) Namjene za formiranje navojne 16-bitne adrese interne programske memorije i 8/16-bitne adrese vanjske programske memorije. Skladište za pohranu naredbi uključuje 16-bitni PC međuspremnik, PC registar i shemu povećanja (povećano za 1).

Memorija podataka (RAM) Dizajniran za spremanje informacija prikupljenih tijekom procesa instalacije programa iz vremena u sat.

Portovi P0, P1, P2, P3 Ima kvazi-dvosmjerne ulazno-izlazne priključke kako bi se osigurala razmjena OEOM informacija s vanjskim uređajima, stvarajući 32 ulazno-izlazne linije.

Registracija će postati program (PSW) Svrhe spremanja informacija o LSA postrojenju tijekom instalacije programa.

Programska memorija (EPROM) Dizajniran za spremanje programa i trajnih memorijskih uređaja (ROM). Neki mikrosklopovi imaju ustajale maske koje se mogu izbrisati ultraljubičastim izlaganjem ili FLASH ROM-om.

Registar prikaza podataka (DPTR) namjena za pohranu 16-bitne adrese vanjske podatkovne memorije.

Indikator gomile (SP) To je osmobitni registar koji se koristi za organiziranje posebnog područja memorije podataka (stog), u kojem možete brzo spremiti bilo koju količinu memorije.

1.3 Namjena komponenti mikrokontrolera 8051(Sl. 1.2)

· U ss - potencijal podzemne drotu ("zemlja");

· U cc - glavni napon napajanja +5 V;

· X1, X2 – konektori za spajanje kvarcnog rezonatora;

· RST - ulaz mikrokontrolera;

· PSEN - omogućio je da vanjska programska memorija bude vidljiva samo kada se nadogradi na novi ROM;

· ALE – strob adresa vanjske memorije;

· EA - omogućavanje unutarnje programske memorije; Razina 0 na kojoj ulaz uzrokuje da mikrokontroler prekine program samo iz vanjskog PZP-a; Ignoriranje unutarnjeg (kao što ostaje);

Mali 1.2. Dodjela pinova 8051.

· P1 - osmobitni kvazi-dvosmjerni ulazno/izlazni port, svaki port se može programirati i za ulaz i za izlaz informacija, neovisno o drugim kategorijama;

· P2 je osmobitni kvazi-dvosmjerni priključak, sličan P1, čiji se pinovi koriste za prikaz informacija o adresi kada se program ili podaci preuzimaju u vanjsku memoriju (jer se koristi 16-bitno adresiranje). ostati). Osim toga, pinovi porta su odabrani kada su programirani za unos adresa višeg reda u mikrokontroler;

· RZ - osmobitni kvazi-dvosmjerni port, sličan P1, čiji pinovi mogu biti opremljeni brojnim alternativnim funkcijama, poput onih koje se koriste u radu mjerača vremena, serijskog ulazno-izlaznog porta, kontrolera prekida , i pokloni vanjske programske memorije;

· P0 - multipleksirajući osmobitni dvosmjerni port za ulaz-izlaz informacija, kroz ovaj port se niži bajt adrese i podataka izlazi u različitim vremenima.

Organizacija memorije

Cijela serija MCS-51 koristi Harvardsku arhitekturu za pružanje adresabilne programske i podatkovne memorije. Struktura memorije prikazana je na sl. 1.3.

Količina unutarnje (rezidentne) programske memorije (ROM, EPROM ili OTP ROM) koja je pohranjena na kristalu može se postaviti na 0 (ROMless), 4K (bazni kristal), 8K, 16K ili 32K ovisno o vrsti mikrosklopa. Za potrošnju možete proširiti programsku memoriju instaliranog vanjskog PZP-a. Pristup unutarnjem ili vanjskom PZP-u dodjeljuje se vrijednostima signala na izlazu EA (External Access):

EA = V cc (životni napon) - pristup unutarnjem PZP-u;

EA = V ss (potencijal uzemljenja) – pristup vanjskom ROM-u.

Za kristale bez PZP (ROMless) EA veze moraju biti trajno spojene na V ss.

Mali 1.3. Organizacija memorije obitelji MCS-51

Strob za očitavanje vanjskog PZP-a - (Program Store Enable) generira se kada se program učita u vanjsku memoriju i neaktivan je tijekom vremena učitavanja u PZP koji se nalazi na čipu. Područje nižih adresa programske memorije prekida sustav. 8051 jezgrena arhitektura čipa podržava pet funkcija:

· prekinuti dva vanjska;

· dvaput prekinuti mjerače vremena;

· Prekid serijskog priključka.

Na sl. Slika 1.4 prikazuje mapu donjeg područja programske memorije.

Mali 1.4. Karta donjeg područja programske memorije

Programska memorija (PPM)

U mikrokontrolerima iz obitelji 8051 programska memorija i podatkovna memorija neovisni su i neovisni uređaji kojima se upravlja različitim naredbama i signalima.

Volumen pohranjene programske memorije smještene na čipu mikrokontrolera 8051 je do 4 KB (u obitelji do 32). Prilikom flashanja programa u novu memoriju, svi mikrokontroleri iz obitelji 8051 uvijek će koristiti 16-bitnu adresu, koja će omogućiti pristup do 64 KB ROM-a. Mikrokontroler se prebacuje na programsku memoriju u satu čitanja operacijskog koda i operanda (procesor naredbi PC-a), te šalje naredbe za kopiranje bajta iz programske memorije na bateriju. Kada koristite ove naredbe, kopiranje podataka se rješava u sredini memorije programa iz kojeg će se podaci čitati, može komunicirati s PC kontrolerom podataka i posebnim dvobajtnim registrom podataka DPTR.

Sjećanje na počast (MP)

Volumen memorije podataka pohranjenih na čipu je 128 bajtova. Volumen vanjske podatkovne memorije može doseći do 64 KB. Prva 32 bajta su organizirana u četiri banke registara primarnog značaja, koji su označeni kao banka 0 - banka 3. Svaki od njih se sastoji od osam registara R0-R7. U svakom trenutku, program ima samo jednu banku registara na raspolaganju tijekom adresiranja registra, čiji broj se nalazi u trećem i četvrtom bitu riječi će postati PSW program.

Adrese područja bitne memorije mikrokontrolera 8051

Tablica 1.1

Bajt adrese (Hex)	Adrese bitaka po činovima
D7	D6	D5	D4	D3	D2	D1	D0
2F	7F	7E	7D	7C	7B	7A
2E
2D	6F	6E	6D	6C	6B	6A
2C
2B	5F	5E	5D	5C	5B	5A
2A
	4F	4E	4D	4C	4B	4A
	3F	3E	3D	3C	3B	3A
	2F	2E	2D	2C	2B	2A
	1F	1E	1D	1C	1B	1A
	0F	0E	0D	0C	0B	0A
20h

Adresni prostor, koji se gubi, programer može konfigurirati prema vlastitom nahođenju: može primiti područja stogova, sustava i osobnih podataka. Pozivanje memorije tih podataka može se izvršiti na dva načina. Prva metoda je izravno adresiranje na sredinu memorije. Koji tip adrese u sredini je operand ulazne naredbe. Drugi način je neizravno adresiranje dodatnih indikatorskih registara R0 ili R1: prije unosa eksterne naredbe, adrese u sredini mogu se unijeti u jedan od njih sve dok ih ne bude potrebno otvoriti.

Za prijenos podataka u vanjsku memoriju potrebno je neizravno adresiranje za dodatne registre R0 i R1 ili 16-bitni indikatorski registar DPTR.

Dio podatkovne memorije je područje bita, u njemu postoji mogućnost adresiranja kožnog pražnjenja srednje memorije pomoću posebnih bitnih naredbi. Adrese izravno adresiranih bitova također se mogu zabilježiti na isti način (AddressByte). (Pražnjenje). Relevantnost ove dvije metode adresiranja može se vidjeti u tablici. 1.1.

Arhitektura mikrokontrolera

Sofisticirana arhitektura mikrokontrolera je ključ za programiranje tipa sklopa. Struktura asemblera, format njegovih instrukcija, adresiranje operanda također su izravno određeni arhitekturom. Metoda modifikacije arhitekture je:

· Identifikacija skupa registara dostupnih za programiranje, njihova funkcionalna svrha i struktura;

· razumna organizacija operativne memorije i reda;

· Svijest o vrstama podataka;

· Vivchenya format strojnih naredbi;

· Prekid organizacije rada.

Arhitektura obitelji MCS-51 značajno je vođena ciljevima stvaranja kompaktnih i jeftinih digitalnih uređaja. Sve funkcije MK-a provode se pomoću jednog mikro kruga. Zaliha obitelji MCS-51 uključuje cijeli niz mikrokrugova od najjednostavnijih mikrokontrolera do nekoliko sklopivih. Mikrokontroleri obitelji MCS-51 omogućuju vam konfiguriranje upravljanja različitim uređajima, kao i implementaciju različitih komponenti analognih krugova. Svi mikro krugovi ove obitelji rade s istim sustavom naredbi, većina ih se ugrađuje u nova kućišta s bazom koja se izbjegava (numeriranje baza za kućište). To vam omogućuje korištenje mikrosklopova različitih proizvođača (kao što su Intel, Dallas, Atmel, Philips itd.) Bez prerade dijagrama sklopa uređaja i programa.

MCS-51 temelji se na Harvardskoj arhitekturi, gdje su adresabilni prostori programske memorije i podataka odvojeni.

Blok dijagram regulatora prikazan je na sl. 2.3 i sastoji se od sljedećih glavnih funkcionalnih jedinica: upravljačka jedinica, aritmetičko-logički uređaj, blok mjerača vremena/dozatora, serijsko sučelje i prekid, popis naredbi programskog dozatora) , memorija podataka i memorija yati programa

Dvosmjerna komunikacija odvija se putem interne 8-bitne sabirnice podataka. Pogledajmo izvješće o značaju kožnog bloka. Gotovo svi predstavnici obitelji MCS-51 stvoreni su prema ovoj shemi. Razni mikro krugovi ove obitelji podijeljeni su u registre posebne namjene (registri i broj priključaka). Sustav naredbi svih kontrolera obitelji MCS-51 sadrži 111 osnovnih naredbi u formatu od 1, 2 ili 3 bajta i ne mijenja se pri prelasku s jednog mikro kruga na drugi. To će osigurati čudesnu prenosivost programa s jednog mikro kruga na drugi.

Jedinica za upravljanje i sinkronizaciju(Timing and Control) namjene za generiranje sinkronizirajućih i upravljačkih signala kako bi se osigurala koordinacija cjelokupnog rada jedinica OEOM u svim dopuštenim načinima rada. Upravljačka jedinica skladišta uključuje:

• uređaj za formiranje satnih intervala,
• kombinirana shema uvođenja i povlačenja,
• registar naredbi,
• dekoder naredbi.

Vikendom i vikendom signale jedinici za upravljanje i sinkronizaciju:

1 PSEN- Odvojeno skladištenje programske memorije;

2 PIVO- Izlazni signal za dozvolu za fiksiranje adrese;

3 PROG- Programiranje signala;

4 E.A.– blokiranje robota iz interne memorije;

5 VPP- Programiranje napona;

6 RST- Signal zagalnog odbacivanja.

Uređaj stvara taktne intervale koji su potrebni za sinkronizaciju slijeda zaustavljanja CPU-a, održavanje strojnog ciklusa i osiguranje ispravnog rada svih internih terminala i međuspremnika izlaznog porta. Strojni ciklus sastoji se od šest završnih stanja (stanja) od S1 do S6, koja su pak podijeljena u dvije faze:

faza 1 (Faza 1 - P1) i faza 2 (Faza 2 - P2). Stoga se ciklus stroja može mjeriti kao niz satnih intervala S1P1, S1P2, S2P1, ..., S6P2. Trajanje faze je isto kao i period izravnih impulsa takta, tako da strojni ciklus traje 12 perioda takta.

Broj strojnih ciklusa znači složenost niza naredbi. Gotovo sve naredbe se izvršavaju u jednom ili dva strojna ciklusa, osim naredbi množenja, koje se mogu izvršiti u nekoliko strojnih ciklusa. Ulazno-izlazna logika dizajnirana je za primanje vrsta signala koji osiguravaju razmjenu informacija s vanjskih uređaja preko ulazno-izlaznih priključaka P0-P3.

Registar naredbi Svrha snimanja je spremanje 8-bitnog operativnog koda naredbe koja se dodaje. Operacijski kod se uz pomoć dekodera naredbi i EOM upravljačke logike pretvara u mikroprogram naredbe.

Riža. 2.3. Blok dijagram jednočipnog mikrokontrolera Intel 8051

(dom MCS-51)

Aritmetičko-logičko sredstvo(ALU) je paralelni osmobitni uređaj koji omogućuje niz aritmetičkih i logičkih operacija. ALU se sastoji od:

• registri za uštedu vremena -TMP1 i TMP2,
• ROM konstante,
• sumatora,
• dodatni registar - registar,
• baterija - ACC,
• upisnik riječi postat će program (upisnik zastavnika) - PSW.

Registar za uštedu vremena TMP1, TMP2- osmobitni registri, dizajnirani za hvatanje i spremanje operanda za sat izvršavanja operacija na njima. Ovi registri nisu programski dostupni.

Konstantan ROM osigurat će generiranje ispravljenog koda tijekom podnošenja podataka ispod desetine, koda maske tijekom bitnih operacija i konstantnog koda.

Paralelni osmobitni sumator je shema kombinacijskog tipa s naknadnim prijenosom, dizajnirana za izračun aritmetičkih operacija zbrajanja, zbrajanja i logičkih operacija zbrajanja, množenja, višeznačnosti i identiteta.

Registar B- osmobitni registar, koji se mijenja tijekom operacije množenja. Za ostale upute, može se smatrati dodatnim operativnim registrom.

Baterija- osmeroznamenkasti registar za primanje i spremanje rezultata dobivenog aritmetičko-logičkim operacijama ili operacijama pohranjivanja.

Registracija će postati program PSW (Programm Status Word) Kako bih spasio riječ, postat ću naredbe koje će biti potpisane. Kada se unese veći broj ALU naredbi, formira se niz operacijskih simbola (znakova) koji se zapisuju u registar programske riječi (PSW). U stolu 1 ocrtan je prijevod PSW zastava, dana su njihova simbolička imena i opisana mentalna formacija.

Blok za prekidanje serijskog sučelja - UART (Universal Asynchronous Receiver/Transmitter) svrhe organiziranja unosa - prikazivanje naknadnih tokova informacija i organiziranje sustava prekidanja programa.

Uostalom, prekid znači dugotrajnu provedbu glavnog procesa proračuna izvršenja raznih planiranih i neplaniranih radnji, potaknutih robotskom opremom i programima.

Te radnje mogu biti uslužne prirode, pokreću ih usporedni programi usluga ili reagiraju na rutinske situacije.

Sustav naredbi OMEOM pruža velike mogućnosti obrade podataka, osigurava provedbu logičkih, aritmetičkih operacija, kao i kontrolu u stvarnom vremenu. Implementirana bit-po-bit, tetrad-po-bit (4 bita), bajt-po-bajt (8 bita) i 16-bitna obrada podataka.

BIS obitelji MCS-51 je 8-bitni OMEOM: ROM, RAM, registri posebne namjene, ALU i vanjske sabirnice imaju organizaciju bajtova. Dvobajtne podatke obrađuje samo registar prikaza (DPTR) i čistač naredbi (PC). Imajte na umu da registar podataka može biti ili dvobajtni registar DPTR ili dva jednobajtna registra posebne namjene DPH i DPL. Čistač naredbi uvijek se koristi kao dvobajtni registar.

Skup naredbi OMEOM sadrži 42 mnemoničke naredbe za određivanje 33 funkcije sustava.

Sintaksa većine naredbi asemblerskog jezika sastoji se od dodjele mnemoničke funkcije, iza koje slijede operandi koji označavaju metode adresiranja i tipove podataka. Različite vrste podataka i načini adresiranja označeni su umetanjem operanda, a ne promjenama mnemoničkih vrijednosti.

Sustav zapovijedanja može se mentalno podijeliti u pet skupina:

Postoje sljedeće vrste operanda za adresiranje:

• Neizravno adresiranje registara izvan zbroja baznog i indeksnog registra

Tablica simbola koji se koriste u sustavu naredbi

Imenovanje, simbol	Zadatak
A	Baterija
Rn	Registar banke registara temeljene na toku
r	Broj dodijeljenog registra koji je odredio tim
direktno	8-bitna interna podatkovna adresa izravno se adresira, što može biti sredina internog podatkovnog RAM-a (0-127) ili SFR (128-255)
@Rr	Neizravno adresiranje 8-bitne sredine unutarnjeg podatkovnog RAM-a
podaci8	8-bitni bez sredine dat je za unos prije COP-a
podaciH	Visoki bitovi (15-8) srednjih 16-bitnih podataka
podaciL	Young pobjeđuje (7-0) srednje 16-bitne podatke
adresa11	11-bitne odredišne ​​adrese
adresarL	Adrese mladih za priznanje
disp8	8-bitni bajt pomaka sa predznakom
malo	Bit iz izravnog adresiranja, na čijoj se adresi nalazi COP, koji se nalazi u internom OCP-u podataka ili SFR-u
a15, a14...a0	Adrese i dodjele bitova
(X)	Umjesto elementa X
((X))	Umjesto adrese koja je pohranjena u elementu X
(X) [M]	Pražnjenje elementa X
+ - * I ILI XOR /X	Operacije: dodatni vidnímannya množenje ispod logičko množenje (operacija I) logično preklapanje (operacija ABO) Dodano nakon modula 2 (koji uključuje ABO) Inverzija elementa X

Dodjele mnemoničkih funkcija jedinstveno su povezane s određenim kombinacijama metoda adresiranja i tipova podataka. Sustav naredbi može imati 111 takvih unosa. Tablica sadrži popis naredbi poredanih po abecedi.

Mnemotehnika	Funkcija	Prapori
ACALL naredba	Apsolutni wiklik potprogrami
	Dodavannya	AC, C, OV
	Dodano onome što je preneseno	AC, C, OV
Tim AJMP	Apsolutni prijelaz
	Logično "ja"
	"I" je logičnije za change-beatove	C
	Niveliranje i prijelaz, jer postoji više od jednog	C
CLR A naredba	Pad baterije
CLR naredba	Skidannya bita	C, bit
Tim CPL A	Inverzija baterije
CPL tim	Inverzija bitova	C, bit
Tim DA A	Tens baterijska korekcija za preklapanje	AC, C
DEC tim<байт>	Smanjenje
Tim DIV AB	Podil	C, OV
Tim DJNZ<байт>, <смещение>	Dekrement i prijelaz koji nisu jednaki nuli
Tim INC<байт>	Povećanje
Zapovjedništvo INC DPTR	Povećanje indikatora podataka
Tim JB ,	Prijelaz kada je bit postavljen
Tim JBC-a ,	Prijelaz kao malo umetanja i brisanja ovog bita
Tim JC	Prijelaz, ako je prijenos instaliran
Naredba JMP @A+DPTR	Neizravni prijelaz
Tim JNB ,	Prijelaz ako bit nije postavljen
Tim JNC	Prijelaz ako prijenos nije instaliran
Tim JNZ	Prijelaz, ako umjesto baterije nije jednaka nuli
Ekipa JZ	Prijelaz, ako je umjesto baterije nova 0
LCALL naredba	Dovgy Viklik
Tim LJMP	Dugi prijelaz
	Naprijed zminna-bajt
	Bitni podaci prema naprijed	C
Naredba MOV DPTR, #podaci16	Označite indikator podataka 16-bitnom konstantom
MOVC naredba A, @ A + ( )	Pošalji bajt iz programske memorije
	Prijenos podataka u vanjsku memoriju (iz vanjske memorije)

Ne radi